Japanese Patent Office Patent Laying-Open Gazette

Patent Laying-Open No.

10-154670

Date of Laying-Open:

June 9, 1998

International Class(es):

H 01 L 21/301

21/3205

(5 pages in all)

Title of the Invention:

Manufacturing Method of Semiconductor

Device

Patent Appln. No.

8-314712

Filing Date:

November 26, 1996

Inventor(s):

Koichi BABA and Maiko SUZAKI

Applicant(s):

TOSHIBA CORPORATION

(transliterated, therefore the spelling might be incorrect)

Our Commentary on the References

Japanese Patent Laying-Open Nos. 10-154670 and 11-204525

When dicing a wafer along a dicing line, a conductive film in the dicing line region is curled up. Then, when performing wire bonding, a wire and the conductive film thus curled up contact to each other to establish an electrical short circuit. In order to address such a problem, a conductive film in a dicing line region is removed before performing the dicing process. Thus, the conductive film will not curl up when dicing the wafer, preventing an electrical short circuit which would otherwise be established between a wire and the curled up conductive film.

(19)日本国特許庁 (JP)

(12)公開特許公報 (A)



(11)特許出願公開番号

特開平10-154670

(43)公開日 平成10年(1998)6月9日

(51)Int.Cl. 6

識別記号

FI.

H01L 21/78

21/3205

H01L 21/301

21/88

Z

審査請求 未請求 請求項の数5 OL (全5頁)

(21)出願番号

特願平8-314712

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(22)出願日

平成 8 年(1996)11月26日

(72)発明者 馬 場 浩 一

神奈川県川崎市幸区堀川町72番地 株式会

社東芝川崎事業所内

(72)発明者 須 崎 麻衣子

神奈川県川崎市幸区堀川町72番地 株式会

社東芝川崎事業所内


(74)代理人 弁理士 佐藤 一雄 (外3名)

(54) 【発明の名称】半導体装置の製造方法

(57)【要約】

【課題】 半導体ウェーハにダイシングを行うと、ダイシングライン上のメタルパターンの端部が捲れ上がって、インナリードやポンディングワイヤと接触し、電気的不具合を起こしていた。

【解決手段】 半導体ウェーハ11上にメタルバターン12、13を形成し、表面全体に表面保護膜14を堆積し、メタルバターン12、13のうち少なくともダイシングライン上のもの12の表面が露出するように表面保護膜14をパターニングし、表面全体にパリアメタル15を堆積し、パリアメタル15のうちダイシングライン上のものと、メタルバターン12、13のうちダイシングライン上のもの12とを同時にエッチングにより除去し、メタルバターン12が除去されたダイシングラインに沿って、半導体ウェーハ11にダイシングを行うことで、ダイシングにより捲れ上がったメタルバターンの端部がインナリードやポンディングワイヤと接触して不良を起こすことを防止する。



【特許請求の範囲】

【請求項1】半導体ウェーハの表面上にメタルパターン を形成する工程と、

前記メタルパターンのうち、ダイシングライン上に位置 するものを、ダイシングを行う前に除去する工程と、 を備えることを特徴とする半導体装置の製造方法。

【請求項2】半導体ウェーハの表面上に、メタルパター ンを形成する工程と、

表面全体に表面保護膜を堆積し、前記メタルパターンの うち少なくともダイシングライン上の部分の表面が露出 10 するように前記表面保護膜をパターニングする工程と、 表面全体にバリアメタルを堆積し、前記バリアメタルの うち少なくともダイシングライン上の部分と、前記メタ ルパターンのうちダイシングライン上の部分とを同時に エッチングにより除去する工程と、

前記メタルパターンが除去されたダイシングラインに沿 って、前記半導体ウェーハにダイシングを行う工程と、 を備えることを特徴とする半導体装置の製造方法。

【請求項3】半導体ウェーハの表面上に、メタルパター ンを形成する工程と、

表面全体に表面保護膜を堆積し、前記メタルパターンの うち少なくともダイシングライン上の部分の表面が露出 するように前記表面保護膜をパターニングする工程と、 表面全体にレジストを塗布し、ダイシングライン上の領 域を除去して他の部分を覆うようにパターニングされた レジスト膜を形成する工程と、

前記レジスト膜をマスクとして、ダイシングライン上の -前記メタルパターンをエッチングにより除去する工程 と、

前記メタルパターンが除去されたダイシングラインに沿 30 って、前記半導体ウェーハにダイシングを行う工程と、 を備えることを特徴とする半導体装置の製造方法。

【請求項4】半導体ウェーハの表面上に、メタルバター ンを形成する工程と、

表面全体に表面保護膜を堆積して、ダイシングライン以 外の領域において所定のパターンが得られるようにパタ ーニングを行う工程と、

レーザを照射して、ダイシングライン上の前記表面保護 膜と前記メタルパターンとを除去する工程と、

前記メタルパターンが除去されたダイシングラインに沿 40 って、前記半導体ウェーハにダイシングを行う工程と、 を備えることを特徴とする半導体装置の製造方法。

【請求項5】前記メタルパターンは、アルミニウム、 銅、アルミニウムとシリコンと銅との混合、又はアルミ ニウムと銅との混合のいずれか一つから成り、前記表面 保護膜は、リンシリケートガラス、酸化シリコン、窒化 シリコン、ポリイミド、リンシリケートガラス及び窒化 シリコン、リンシリケートガラス及びポリイミド、リン シリケートガラス及び窒化シリコン及びポリイミド、酸 化シリコン及び窒化シリコン、酸化シリコン及びポリイ 50 形成する工程と、前記メタルバターンのうち、ダイシン

ミド、酸化シリコン及び窒化シリコン及びポリミドのい ずれか一つから成ることを特徴とする請求項2乃至4の いずれかに記載された半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置の製造方 法に係わり、特に半導体ウェーハをダイシングする前の 製造工程に関するものである。

[0002]

【従来の技術】半導体ウェーハをダイシングする場合 に、ダイシングライン上にはマスク合わせ用のマークや 品質管理マーク等、製造上不可欠なパターンが各層に存 在している。一般には、このようなマークはメタルパタ ーンやシリコン酸化膜等によって形成されている。

【0003】従来は、メタルパターンから成るマークを 半導体ウェーハ上に残した状態で半導体ウェーハのダイ シングを行い、半導体チップを切り出してパッケージン グを行っていた。しかし、ダイシングを行うと、マーク を構成するメタルパターンの端部が捲れ上がる。この結 20 果、TAB (Tape Automated Bonding) パッケージング あるいはワイヤボンディングパッケージングを行う際 に、次のような問題が生じていた。

【0004】TABパッケージングでは、インナリード と、半導体チップのエッジ部分で捲れ上がったメタルバ ターンとが接触し、メタルパターンを介して隣接する端 子間で短絡が発生する。あるいは、半導体チップのエッ ジ部分に存在するデバイス特性モニタバターン等の基板 とコンタクトされたメタルパターンが、インナリードと 接触し、p型半導体基板は接地端子と短絡し、n型半導 体基板は電源端子と短絡する。

【0005】ワイヤボンディングパッケージングでは、 ボンディングワイヤと、半導体チップのエッジ部分のメ タルパターンとが接触し、メタルパターンを介して隣接 する端子間で短絡が発生する。あるいは、半導体チップ のエッジ部分における基板とコンタクトされたメタルバ ターンが、ポンディングワイヤと接触し、p型半導体基 板は接地端子と短絡し、n型半導体基板は電源端子と短 絡する。

[0006]

【発明が解決しようとする課題】上述のように、従来は ダイシング時に捲れ上がったメタルパターンが電気的特 性上の不具合を引き起こすという問題があった。

【0007】本発明は上記事情に鑑みてなされたもの で、ダイシングライン上に存在するメタルパターンによ って電気的不具合が生じるのを防ぐことが可能な半導体 装置の製造方法を提供することを目的とする。

[0008]

【課題を解決するための手段】本発明の半導体装置の製 造方法は、半導体ウェーハの表面上にメタルパターンを

グライン上に位置するものを、ダイシングを行う前に除 去する工程とを備えることを特徴とする。

【0009】あるいは、本発明の他の製造方法は、半導 体ウェーハの表面上に、メタルパターンを形成する工程 と、表面全体に表面保護膜を堆積し、前記メタルバター ンのうち少なくともダイシングライン上の部分の表面が 露出するように前記表面保護膜をパターニングする工程 と、表面全体にバリアメタルを堆積し、前記バリアメタ ルのうち少なくともダイシングライン上の部分と、前記 メタルパターンのうちダイシングライン上の部分とを同 10 時にエッチングにより除去する工程と、前記メタルパタ ーンが除去されたダイシングラインに沿って、前記半導 体ウェーハにダイシングを行う工程とを備えている。

【0010】または、本発明の他の方法は、メタルパタ ーンと表面保護膜を形成した後、バリアメタルを堆積せ ずに、表面全体にレジストを塗布し、ダイシングライン 上の領域を除去して他の部分を覆うようにレジスト膜を 形成する工程と、前記レジスト膜をマスクとして、ダイ シングライン上の前記メタルパターンをエッチングによ り除去する工程とを備えている。

【0011】さらに本発明の他の方法は、メタルパター ンを形成した後、表面全体に表面保護膜を堆積して、ダ イシングライン以外の領域において所定のパターンが得 られるようにパターニングを行う工程と、レーザを照射 して、少なくともダイシングライン上の前記表面保護膜 と前記メタルパターンとを除去する工程とを備えてい

【0012】ここで、前記メタルパターンは、アルミニ ウム、銅、アルミニウムとシリコンと銅との混合、又は アルミニウムと銅との混合のいずれか一つから成り、前 30 記表面保護膜は、リンシリケートガラス、酸化シリコ ン、窒化シリコン、又はポリイミド、リンシリケートガ ラス及び窒化シリコン、リンシリケートガラス及びポリ イミド、リンシリケートガラス及び窒化シリコン及びポ リイミド、酸化シリコン及び窒化シリコン、酸化シリコ ン及びポリイミド、酸化シリコン及び窒化シリコン及び ポリミドのいずれか一つから成るのであってもよい。 [0013]

【発明の実施の形態】以下、本発明の一実施の形態につ いて、図面を参照して説明する。

【0014】図1に、第1の実施の形態による半導体装 置の製造方法の手順を工程別に示す。この第1の実施の 形態による方法は、TABパッケージングを行う時に用 いられる。

【0015】図1 (a) において、半導体ウェーハ11 の表面上に、Al-Si-Cuで構成されたメタル層 を、スパッタリングにより約10000オングストロー ムの膜厚で堆積する。写真蝕刻法、エッチング技術を用 いてパターニングを行い、ポンディング用パッド13 と、マスク合せ用、品質管理用、デバイス特性モニタ用 50 膜25を剥離する。この後、ダイシングラインに沿って

等のためのメタルパターン12とを同時に形成する。メ タルパターン12は、ダイシングライン上に位置してい る。表面全体に表面保護膜としてリンシリケートガラス (PSG) をCVD法により4000オングストローム の膜厚で堆積する。このPSG膜14をパターニングし て、ボンディング用バッド13の表面を開孔する。この 時に、同時にダイシングライン上のメタルパターン12 の全面を露出させる。

【0016】図1(b)のように、A1との相性が良い Tiを下層とし、後述するTAB用のAuバンプとの接 合強度を高めるためにAuとの相性が良いPdを上層と するTi-Ni-Pdで構成されたバリアメタル層15 を、表面全体にスパッタリングにより堆積し、Auバン プを形成する部分のみ開孔したレジスト膜35を形成す る。バリアメタル層の膜厚は、例えばTiが1000オ ングストローム、Niが3000オングストローム、P dが500オングストロームとする。

【0017】図1(c)に示されたように、ポンディン グ用パッド13上のバリアメタル層15の表面に、Au 20 バンプ16をメッキにて形成し、レジスト膜35を剥離 する。このAuバンプ16をマスクとして、バリアメタ ル層15のうちAuバンプ16が形成されていない不要 な部分を、塩素系ガスを用いた反応性イオンエッチング (RIE) にて除去すると同時に、ダイシングライン上 のメタルパターン12を除去する。この後、ダイシング ラインに沿って半導体ウェーハ11にダイシングを行 い、複数の半導体チップに分割する。

【0018】次に本発明の第2の実施の形態による半導 体装置の製造方法について、図2を用いて述べる。本実 施の形態は、ワイヤボンディングを用いてパッケージン グを行う場合に用いられる方法に関する。

【0019】図2(a)に示されたように、半導体ウェ ーハ21の表面上にA1-Si-Cuで構成されたメタ ル層を、スパッタリングにより約10000オングスト ロームの膜厚で堆積する。第1の実施の形態と同様にメ タル層にパターニングを行い、ボンディング用パッド2 3と、マスク合せ用、品質管理用、デバイス特性モニタ 用等のためのメタルパターン22とを同時に形成する。

【0020】表面全体にPSGをCVD法により400 0オングストロームの膜厚で堆積し、PSG膜24をパ ターニングしてボンディング用パッド23の表面を開孔 する。同時に、ダイシングライン上のメタルパターン2 2の全面を露出させる。

【0021】図2 (b) のように、表面全体にレジスト を塗布し、ダイシングラインの領域を除去して他の部分 を覆うレジスト膜25を形成する。このレジスト膜25 をマスクとして、ダイシングライン上のメタルパターン 22をエッチングにより除去する。図2(c)に示され たように、ダイシングラインの領域以外を覆うレジスト

ダイシングを行い、複数の半導体チップに分割してそれ ぞれワイヤポンディングを行う。

【0022】上記第1、第2の実施の形態では、いずれ もダイシングライン上のメタルパターンをエッチングに より除去する。これに対し、第3の実施の形態のように 機械的にメタルパターンを除去することもできる。

【0023】図3(a)に示されるように、半導体ウェ ーハ31の表面上に、A1-Si-Cuで構成されたメ タル層をスパッタリングにより約1000オングスト ロームの膜厚で堆積する。このメタル層にパターニング 10 を行い、ポンディング用パッド33と、マスク合せ用、 品質管理用、デバイス特性モニタ用等のためのメタルバ ターン32とを同時に形成する。

【0024】表面全体にPSGをCVD法により400 0オングストロームの膜厚で堆積し、PSG膜34にバ ターニングを行ってポンディング用パッド33の表面を 開孔する。上記第2の実施の形態とは異なり、この段階 でダイシングライン上のメタルパターン32の表面は露 出されずにPSG膜34によって覆われている。

イシングライン上のPSG膜34、メタルパターン3 2、及び基板ウェーハ31の表面を除去する。この後、 ダイシングを行って半導体チップに分割し、ポンディン グ用バッド33にワイヤボンディングを行う。

【0026】上記第1~第3の実施の形態によれば、ダ イシング前にダイシングライン上のメタルパターンを除 去するため、ダイシングにより捲れ上がったメタルパタ ーンがTABパッケージのインナリード、又はワイヤボ ンディングパッケージにおけるボンディングワイヤに接 触せず、電気的特性上の不具合を防止することができ る。

【0027】但し、上述した実施の形態はいずれも一例 であり、本発明を限定するものではない。例えば、メタ ルパターンには、Al-Si-Cuの他に、Al、C u, Al-Cu合金や、Ti、W、TiN等の高融点金 属等を用いることができる。

【0028】また、表面保護膜として、PSGの他に、

酸化シリコン、プラズマSiN、ポリイミド、リンシリ ケートガラス及び窒化シリコン、リンシリケートガラス 及びポリイミド、リンシリケートガラス及び窒化シリコ ン及びポリイミド、酸化シリコン及び窒化シリコン、酸 化シリコン及びポリイミド、酸化シリコン及び窒化シリ コン及びポリミド等を用いてもよい。バリアメタルとし て、Ti-Ni-Pdの他に、Cu-Cr、Au-Pd -Ti、Ti-W-Pt、Au-Pt-Ti等を用いる ことができる。この場合に、直接接触する下部の膜及び 上部の膜とそれぞれ相性の良い材料を選ぶのが望まし

【0029】バンプとしては、Auの他にSnPb、C u、Au-Cu、Au-Ni等を用いてもよい。 [0030]

【発明の効果】以上説明したように、本発明の半導体装 置の製造方法によれば、半導体ウェーハにダイシングを 行う前に、ダイシングライン上のメタルパターンを除去 することで、ダイシングにより捲れ上がったメタルバタ ーンがインナリードやボンディングワイヤと接触して不 【0025】図3(b)のように、レーザを照射してダ 20 具合を起こすことを防止し、信頼性を向上させることが できる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態による半導体装置の 製造方法を工程別に示した素子の縦断面図。

【図2】本発明の第2の実施の形態による半導体装置の 製造方法を工程別に示した素子の縦断面図。

【図3】本発明の第3の実施の形態による半導体装置の 製造方法を工程別に示した素子の縦断面図。

【符号の説明】

11、21、31 半導体ウェーハ

12、22、32 メタルパターン

13、23、33 ポンディング用バッド


14、24、34、34 PSG膜

15 バリアメタル層


16 バンプ

25,35 レジスト膜

【図1】



[図2]



【図3】

